Efinix veröffentlicht die 2. Generation des Sapphire RISC-V Core

RISC-V ist eine Open-Source-Standard-Befehlssatzarchitektur (ISA), die von der gemeinnützigen RISC-V Foundation verwaltet wird. Die modulare ISA verfügt über einen Basisbefehlssatz und optionale Erweiterungssätze. RISC-V ist Open Source und kostenlos. Derzeit sind über 65 sowohl kommerzielle als auch Open-Source RISC-V-Cores verfügbar.

RISC-V SoCs von Efinix basiert auf dem VexRiscv-Kern. Dieser Kern ist eine 32-Bit-CPU, die den ISA RISCV32I mit I,M,A,F und D-Erweiterungen verwendet. Er besitzt die fünf Pipeline-Stufen Abrufen, Dekodieren, Ausführen, Speichern und Zurückschreiben sowie einen konfigurierbaren Funktionssatz. Der SoC verfügt über einen RISC-V-Prozessor, Speicher, eine Reihe von Ein- und Ausgabeeinheiten sowie Schnittstellen für Embedded User Funktionen. So können auf einfache Weise ganze Systeme mit Embedded Rechenfunktionen und benutzerdefinierten Beschleunigern erstellt werden, die alle im selben Titanium® oder Trion® FPGA untergebracht sind.

Efinix liefert mit jedem RISC-V SoC ein Paket mit Hardware- und Softwaredateien aus. Zur Unterstützung bei der Entwicklung von Softwareanwendungen stellt Efinix eine Sammlung vorkompilierter Open-Source-Software zur Verfügung. Mit diesen Paketen können RTL-Designs anhand eines Beispieldesigns für ein Efinix-Entwicklungsboard erstellt werden und für eigene Anwendungen erweitert werden. Die Software-Entwicklungsumgebung kann anhand eines Beispielprojekts eingerichtet werden und die eigene Software auf der Grundlage von Beispielprojekten erstellt werden. Dabei können die bereitgestellten API verwendet werden. Im Software Development Kit sind ein Eclipse IDE zur Verwaltung von Projekten sowie Software, ein GCC-Compiler und ein OpenOCD Debugger enthalten

Weitere Informationen unter TRS-STAR.com.